// 符号扩展

module SignExtend (
    input sext,
    input [7:0] imme1,
    input [4:0] imme2,
    output wire [15:0] Eimme1,Eimme2
);
    
    assign Eimme1 = (sext == 1'b0)? {{8{1'b0}},imme1}:{{8{imme1[7]}},imme1};
    assign Eimme2 = (sext == 1'b0)? {{11{1'b0}},imme2}:{{11{imme2[4]}},imme2};

endmodule